Fitter report for triple_selector_8b Mon Mar 07 10:24:27 2022 Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition --------------------- ; Table of Contents ; --------------------- 1. Legal Notice 2. Fitter Summary 3. Fitter Settings 4. Parallel Compilation 5. Incremental Compilation Preservation Summary 6. Incremental Compilation Partition Settings 7. Incremental Compilation Placement Preservation 8. Pin-Out File 9. Fitter Resource Usage Summary 10. Input Pins 11. Output Pins 12. I/O Bank Usage 13. All Package Pins 14. Output Pin Default Load For Reported TCO 15. Fitter Resource Utilization by Entity 16. Delay Chain Summary 17. Pad To Core Delay Chain Fanout 18. Non-Global High Fan-Out Signals 19. Interconnect Usage Summary 20. LAB Logic Elements 21. LAB Signals Sourced 22. LAB Signals Sourced Out 23. LAB Distinct Inputs 24. Fitter Device Options 25. Operating Settings and Conditions 26. Estimated Delay Added for Hold Timing 27. Advanced Data - General 28. Advanced Data - Placement Preparation 29. Advanced Data - Placement 30. Advanced Data - Routing 31. Fitter Messages 32. Fitter Suppressed Messages ---------------- ; Legal Notice ; ---------------- Copyright (C) 1991-2009 Altera Corporation Your use of Altera Corporation's design tools, logic functions and other software and tools, and its AMPP partner logic functions, and any output files from any of the foregoing (including device programming or simulation files), and any associated documentation or information are expressly subject to the terms and conditions of the Altera Program License Subscription Agreement, Altera MegaCore Function License Agreement, or other applicable license agreement, including, without limitation, that your use is for the sole purpose of programming logic devices manufactured by Altera and sold by Altera or its authorized distributors. Please refer to the applicable agreement for further details. +-----------------------------------------------------------------------------------+ ; Fitter Summary ; +------------------------------------+----------------------------------------------+ ; Fitter Status ; Successful - Mon Mar 07 10:24:27 2022 ; ; Quartus II Version ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ; ; Revision Name ; triple_selector_8b ; ; Top-level Entity Name ; triple_selector_8b ; ; Family ; Cyclone II ; ; Device ; EP2C8Q208C8 ; ; Timing Models ; Final ; ; Total logic elements ; 16 / 8,256 ( < 1 % ) ; ; Total combinational functions ; 16 / 8,256 ( < 1 % ) ; ; Dedicated logic registers ; 0 / 8,256 ( 0 % ) ; ; Total registers ; 0 ; ; Total pins ; 35 / 138 ( 25 % ) ; ; Total virtual pins ; 0 ; ; Total memory bits ; 0 / 165,888 ( 0 % ) ; ; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % ) ; ; Total PLLs ; 0 / 2 ( 0 % ) ; +------------------------------------+----------------------------------------------+ +--------------------------------------------------------------------------------------------------------------------------------------+ ; Fitter Settings ; +--------------------------------------------------------------------+--------------------------------+--------------------------------+ ; Option ; Setting ; Default Value ; +--------------------------------------------------------------------+--------------------------------+--------------------------------+ ; Device ; EP2C8Q208C8 ; ; ; Minimum Core Junction Temperature ; 0 ; ; ; Maximum Core Junction Temperature ; 85 ; ; ; Fit Attempts to Skip ; 0 ; 0.0 ; ; Use smart compilation ; Off ; Off ; ; Use TimeQuest Timing Analyzer ; Off ; Off ; ; Router Timing Optimization Level ; Normal ; Normal ; ; Placement Effort Multiplier ; 1.0 ; 1.0 ; ; Router Effort Multiplier ; 1.0 ; 1.0 ; ; Always Enable Input Buffers ; Off ; Off ; ; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ; ; Optimize Multi-Corner Timing ; Off ; Off ; ; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ; ; Optimize Timing ; Normal compilation ; Normal compilation ; ; Optimize Timing for ECOs ; Off ; Off ; ; Regenerate full fit report during ECO compiles ; Off ; Off ; ; Optimize IOC Register Placement for Timing ; On ; On ; ; Limit to One Fitting Attempt ; Off ; Off ; ; Final Placement Optimizations ; Automatically ; Automatically ; ; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ; ; Fitter Initial Placement Seed ; 1 ; 1 ; ; PCI I/O ; Off ; Off ; ; Weak Pull-Up Resistor ; Off ; Off ; ; Enable Bus-Hold Circuitry ; Off ; Off ; ; Auto Global Memory Control Signals ; Off ; Off ; ; Auto Packed Registers ; Auto ; Auto ; ; Auto Delay Chains ; On ; On ; ; Auto Merge PLLs ; On ; On ; ; Ignore PLL Mode When Merging PLLs ; Off ; Off ; ; Perform Physical Synthesis for Combinational Logic for Fitting ; Off ; Off ; ; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ; ; Perform Register Duplication for Performance ; Off ; Off ; ; Perform Logic to Memory Mapping for Fitting ; Off ; Off ; ; Perform Register Retiming for Performance ; Off ; Off ; ; Perform Asynchronous Signal Pipelining ; Off ; Off ; ; Fitter Effort ; Auto Fit ; Auto Fit ; ; Physical Synthesis Effort Level ; Normal ; Normal ; ; Auto Global Clock ; On ; On ; ; Auto Global Register Control Signals ; On ; On ; ; Stop After Congestion Map Generation ; Off ; Off ; ; Save Intermediate Fitting Results ; Off ; Off ; ; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ; +--------------------------------------------------------------------+--------------------------------+--------------------------------+ +------------------------------------------+ ; Parallel Compilation ; +----------------------------+-------------+ ; Processors ; Number ; +----------------------------+-------------+ ; Number detected on machine ; 4 ; ; Maximum allowed ; 4 ; ; ; ; ; Average used ; 1.00 ; ; Maximum used ; 4 ; ; ; ; ; Usage by Processor ; % Time Used ; ; 1 processor ; 100.0% ; ; 2-4 processors ; < 0.1% ; +----------------------------+-------------+ +----------------------------------------------+ ; Incremental Compilation Preservation Summary ; +-------------------------+--------------------+ ; Type ; Value ; +-------------------------+--------------------+ ; Placement ; ; ; -- Requested ; 0 / 51 ( 0.00 % ) ; ; -- Achieved ; 0 / 51 ( 0.00 % ) ; ; ; ; ; Routing (by Connection) ; ; ; -- Requested ; 0 / 0 ( 0.00 % ) ; ; -- Achieved ; 0 / 0 ( 0.00 % ) ; +-------------------------+--------------------+ +--------------------------------------------------------------------------------------------------------------------------------------------------+ ; Incremental Compilation Partition Settings ; +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+ ; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ; +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+ ; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ; +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+ +--------------------------------------------------------------------------------------------+ ; Incremental Compilation Placement Preservation ; +----------------+---------+-------------------+-------------------------+-------------------+ ; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ; +----------------+---------+-------------------+-------------------------+-------------------+ ; Top ; 51 ; 0 ; N/A ; Source File ; +----------------+---------+-------------------+-------------------------+-------------------+ +--------------+ ; Pin-Out File ; +--------------+ The pin-out file can be found in D:/projects/quartus/triple_selector_8b/triple_selector_8b.pin. +--------------------------------------------------------------------+ ; Fitter Resource Usage Summary ; +---------------------------------------------+----------------------+ ; Resource ; Usage ; +---------------------------------------------+----------------------+ ; Total logic elements ; 16 / 8,256 ( < 1 % ) ; ; -- Combinational with no register ; 16 ; ; -- Register only ; 0 ; ; -- Combinational with a register ; 0 ; ; ; ; ; Logic element usage by number of LUT inputs ; ; ; -- 4 input functions ; 8 ; ; -- 3 input functions ; 8 ; ; -- <=2 input functions ; 0 ; ; -- Register only ; 0 ; ; ; ; ; Logic elements by mode ; ; ; -- normal mode ; 16 ; ; -- arithmetic mode ; 0 ; ; ; ; ; Total registers* ; 0 / 8,646 ( 0 % ) ; ; -- Dedicated logic registers ; 0 / 8,256 ( 0 % ) ; ; -- I/O registers ; 0 / 390 ( 0 % ) ; ; ; ; ; Total LABs: partially or completely used ; 1 / 516 ( < 1 % ) ; ; User inserted logic elements ; 0 ; ; Virtual pins ; 0 ; ; I/O pins ; 35 / 138 ( 25 % ) ; ; -- Clock pins ; 2 / 4 ( 50 % ) ; ; Global signals ; 0 ; ; M4Ks ; 0 / 36 ( 0 % ) ; ; Total block memory bits ; 0 / 165,888 ( 0 % ) ; ; Total block memory implementation bits ; 0 / 165,888 ( 0 % ) ; ; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % ) ; ; PLLs ; 0 / 2 ( 0 % ) ; ; Global clocks ; 0 / 8 ( 0 % ) ; ; JTAGs ; 0 / 1 ( 0 % ) ; ; ASMI blocks ; 0 / 1 ( 0 % ) ; ; CRC blocks ; 0 / 1 ( 0 % ) ; ; Average interconnect usage (total/H/V) ; 0% / 0% / 0% ; ; Peak interconnect usage (total/H/V) ; 0% / 0% / 0% ; ; Maximum fan-out node ; AY ; ; Maximum fan-out ; 8 ; ; Highest non-global fan-out signal ; AY ; ; Highest non-global fan-out ; 8 ; ; Total fan-out ; 64 ; ; Average fan-out ; 1.19 ; +---------------------------------------------+----------------------+ * Register count does not include registers inside RAM blocks or DSP blocks. +------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Input Pins ; +------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+ ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ; +------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+ ; A0 ; 110 ; 3 ; 34 ; 3 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; A1 ; 103 ; 4 ; 32 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; A2 ; 141 ; 3 ; 34 ; 12 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; A3 ; 129 ; 3 ; 34 ; 10 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; A4 ; 132 ; 3 ; 34 ; 10 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; A5 ; 143 ; 3 ; 34 ; 13 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; A6 ; 137 ; 3 ; 34 ; 11 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; A7 ; 135 ; 3 ; 34 ; 11 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; AY ; 127 ; 3 ; 34 ; 9 ; 1 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; B0 ; 138 ; 3 ; 34 ; 12 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; B1 ; 134 ; 3 ; 34 ; 11 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; B2 ; 105 ; 3 ; 34 ; 1 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; B3 ; 130 ; 3 ; 34 ; 10 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; B4 ; 128 ; 3 ; 34 ; 9 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; B5 ; 144 ; 3 ; 34 ; 13 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; B6 ; 115 ; 3 ; 34 ; 4 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; B7 ; 133 ; 3 ; 34 ; 11 ; 3 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; BY ; 31 ; 1 ; 0 ; 8 ; 1 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; C0 ; 116 ; 3 ; 34 ; 5 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; C1 ; 139 ; 3 ; 34 ; 12 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; C2 ; 113 ; 3 ; 34 ; 3 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; C3 ; 131 ; 3 ; 34 ; 10 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; C4 ; 114 ; 3 ; 34 ; 4 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; C5 ; 145 ; 3 ; 34 ; 14 ; 4 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; C6 ; 112 ; 3 ; 34 ; 3 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; C7 ; 118 ; 3 ; 34 ; 7 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; ; CY ; 142 ; 3 ; 34 ; 12 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ; +------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+ +---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Output Pins ; +------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; +------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ ; Y0 ; 107 ; 3 ; 34 ; 2 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; Y1 ; 15 ; 1 ; 0 ; 14 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; Y2 ; 87 ; 4 ; 25 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; Y3 ; 102 ; 4 ; 32 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; Y4 ; 117 ; 3 ; 34 ; 5 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; Y5 ; 34 ; 1 ; 0 ; 7 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; Y6 ; 30 ; 1 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; ; Y7 ; 171 ; 2 ; 28 ; 19 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 0 pF ; +------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+ +------------------------------------------------------------+ ; I/O Bank Usage ; +----------+------------------+---------------+--------------+ ; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ; +----------+------------------+---------------+--------------+ ; 1 ; 6 / 32 ( 19 % ) ; 3.3V ; -- ; ; 2 ; 1 / 35 ( 3 % ) ; 3.3V ; -- ; ; 3 ; 28 / 35 ( 80 % ) ; 3.3V ; -- ; ; 4 ; 3 / 36 ( 8 % ) ; 3.3V ; -- ; +----------+------------------+---------------+--------------+ +------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; All Package Pins ; +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+ ; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ; +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+ ; 1 ; 0 ; 1 ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ; ; 2 ; 1 ; 1 ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ; ; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 7 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 8 ; 6 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 9 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 10 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 11 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 12 ; 9 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 13 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 14 ; 18 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 15 ; 19 ; 1 ; Y1 ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 16 ; 20 ; 1 ; #TDO ; output ; ; ; -- ; ; -- ; -- ; ; 17 ; 21 ; 1 ; #TMS ; input ; ; ; -- ; ; -- ; -- ; ; 18 ; 22 ; 1 ; #TCK ; input ; ; ; -- ; ; -- ; -- ; ; 19 ; 23 ; 1 ; #TDI ; input ; ; ; -- ; ; -- ; -- ; ; 20 ; 24 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ; ; 21 ; 25 ; 1 ; ^DCLK ; ; ; ; -- ; ; -- ; -- ; ; 22 ; 26 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ; ; 23 ; 27 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ; ; 24 ; 28 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ; ; 25 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 26 ; 29 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ; ; 27 ; 30 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ; ; 28 ; 31 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ; ; 29 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 30 ; 32 ; 1 ; Y6 ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 31 ; 33 ; 1 ; BY ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 32 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 33 ; 35 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 34 ; 36 ; 1 ; Y5 ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 35 ; 37 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 36 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 37 ; 39 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 38 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 39 ; 43 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 40 ; 44 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 41 ; 45 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 42 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 43 ; 48 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 44 ; 49 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 45 ; 50 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 46 ; 51 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 47 ; 52 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 48 ; 53 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 49 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 50 ; ; ; GND_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ; ; 51 ; ; ; VCCD_PLL1 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 52 ; ; ; GND_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ; ; 53 ; ; ; VCCA_PLL1 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 54 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ; ; 55 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 56 ; 54 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 57 ; 55 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 58 ; 56 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 59 ; 57 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 60 ; 58 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 61 ; 59 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 62 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 63 ; 60 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 64 ; 61 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 65 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 66 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 67 ; 69 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 68 ; 70 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 69 ; 71 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 70 ; 74 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 71 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 72 ; 75 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 73 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 74 ; 76 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 75 ; 77 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 76 ; 78 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 77 ; 79 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 78 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 79 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 80 ; 82 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 81 ; 83 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 82 ; 84 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 83 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 84 ; 85 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 85 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 86 ; 86 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 87 ; 87 ; 4 ; Y2 ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; 88 ; 88 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 89 ; 89 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 90 ; 90 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 91 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 92 ; 91 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 93 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 94 ; 92 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 95 ; 93 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 96 ; 94 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 97 ; 95 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 98 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 99 ; 96 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 100 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 101 ; 97 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 102 ; 98 ; 4 ; Y3 ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; 103 ; 99 ; 4 ; A1 ; input ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; 104 ; 100 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 105 ; 101 ; 3 ; B2 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 106 ; 102 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 107 ; 105 ; 3 ; Y0 ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 108 ; 106 ; 3 ; ~LVDS54p/nCEO~ ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 109 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 110 ; 107 ; 3 ; A0 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 111 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 112 ; 108 ; 3 ; C6 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 113 ; 109 ; 3 ; C2 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 114 ; 110 ; 3 ; C4 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 115 ; 112 ; 3 ; B6 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 116 ; 113 ; 3 ; C0 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 117 ; 114 ; 3 ; Y4 ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 118 ; 117 ; 3 ; C7 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 119 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 120 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 121 ; 121 ; 3 ; ^nSTATUS ; ; ; ; -- ; ; -- ; -- ; ; 122 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 123 ; 122 ; 3 ; ^CONF_DONE ; ; ; ; -- ; ; -- ; -- ; ; 124 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 125 ; 123 ; 3 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ; ; 126 ; 124 ; 3 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ; ; 127 ; 125 ; 3 ; AY ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 128 ; 126 ; 3 ; B4 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 129 ; 127 ; 3 ; A3 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 130 ; 128 ; 3 ; B3 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 131 ; 129 ; 3 ; C3 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 132 ; 130 ; 3 ; A4 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 133 ; 131 ; 3 ; B7 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 134 ; 132 ; 3 ; B1 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 135 ; 133 ; 3 ; A7 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 136 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 137 ; 134 ; 3 ; A6 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 138 ; 135 ; 3 ; B0 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 139 ; 136 ; 3 ; C1 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 140 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 141 ; 137 ; 3 ; A2 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 142 ; 138 ; 3 ; CY ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 143 ; 141 ; 3 ; A5 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 144 ; 142 ; 3 ; B5 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 145 ; 143 ; 3 ; C5 ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ; ; 146 ; 149 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 147 ; 150 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 148 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 149 ; 151 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 150 ; 152 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 151 ; 153 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 152 ; 154 ; 3 ; GND* ; ; ; ; Row I/O ; ; no ; Off ; ; 153 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 154 ; ; ; GND_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ; ; 155 ; ; ; VCCD_PLL2 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 156 ; ; ; GND_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ; ; 157 ; ; ; VCCA_PLL2 ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 158 ; ; ; GNDA_PLL2 ; gnd ; ; ; -- ; ; -- ; -- ; ; 159 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 160 ; 155 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 161 ; 156 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 162 ; 157 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 163 ; 158 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 164 ; 159 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 165 ; 160 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 166 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 167 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 168 ; 161 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 169 ; 162 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 170 ; 163 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 171 ; 164 ; 2 ; Y7 ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ; ; 172 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 173 ; 165 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 174 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 175 ; 168 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 176 ; 169 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 177 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 178 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 179 ; 173 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 180 ; 174 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 181 ; 175 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 182 ; 176 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 183 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 184 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 185 ; 180 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 186 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 187 ; 181 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 188 ; 182 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 189 ; 183 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 190 ; ; ; VCCINT ; power ; ; 1.2V ; -- ; ; -- ; -- ; ; 191 ; 184 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 192 ; 185 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 193 ; 186 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 194 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 195 ; 187 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 196 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 197 ; 191 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 198 ; 192 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 199 ; 195 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 200 ; 196 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 201 ; 197 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 202 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ; -- ; -- ; ; 203 ; 198 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 204 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ; ; 205 ; 199 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 206 ; 200 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 207 ; 201 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; ; 208 ; 202 ; 2 ; GND* ; ; ; ; Column I/O ; ; no ; Off ; +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+ Note: Pin directions (input, output or bidir) are based on device operating in user mode. +-------------------------------------------------------------------------------+ ; Output Pin Default Load For Reported TCO ; +----------------------------------+-------+------------------------------------+ ; I/O Standard ; Load ; Termination Resistance ; +----------------------------------+-------+------------------------------------+ ; 3.3-V LVTTL ; 0 pF ; Not Available ; ; 3.3-V LVCMOS ; 0 pF ; Not Available ; ; 2.5 V ; 0 pF ; Not Available ; ; 1.8 V ; 0 pF ; Not Available ; ; 1.5 V ; 0 pF ; Not Available ; ; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ; ; 3.3-V PCI-X ; 10 pF ; 25 Ohm (Parallel) ; ; SSTL-2 Class I ; 0 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ; ; SSTL-2 Class II ; 0 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ; ; SSTL-18 Class I ; 0 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ; ; SSTL-18 Class II ; 0 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ; ; 1.5-V HSTL Class I ; 0 pF ; 50 Ohm (Parallel) ; ; 1.5-V HSTL Class II ; 0 pF ; 25 Ohm (Parallel) ; ; 1.8-V HSTL Class I ; 0 pF ; 50 Ohm (Parallel) ; ; 1.8-V HSTL Class II ; 0 pF ; 25 Ohm (Parallel) ; ; Differential SSTL-2 ; 0 pF ; (See SSTL-2) ; ; Differential 2.5-V SSTL Class II ; 0 pF ; (See SSTL-2 Class II) ; ; Differential 1.8-V SSTL Class I ; 0 pF ; (See 1.8-V SSTL Class I) ; ; Differential 1.8-V SSTL Class II ; 0 pF ; (See 1.8-V SSTL Class II) ; ; Differential 1.5-V HSTL Class I ; 0 pF ; (See 1.5-V HSTL Class I) ; ; Differential 1.5-V HSTL Class II ; 0 pF ; (See 1.5-V HSTL Class II) ; ; Differential 1.8-V HSTL Class I ; 0 pF ; (See 1.8-V HSTL Class I) ; ; Differential 1.8-V HSTL Class II ; 0 pF ; (See 1.8-V HSTL Class II) ; ; LVDS ; 0 pF ; 100 Ohm (Differential) ; ; mini-LVDS ; 0 pF ; 100 Ohm (Differential) ; ; RSDS ; 0 pF ; 100 Ohm (Differential) ; ; Simple RSDS ; 0 pF ; Not Available ; ; Differential LVPECL ; 0 pF ; 100 Ohm (Differential) ; +----------------------------------+-------+------------------------------------+ Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables. +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Fitter Resource Utilization by Entity ; +----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+ ; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ; +----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+ ; |triple_selector_8b ; 16 (16) ; 0 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 35 ; 0 ; 16 (16) ; 0 (0) ; 0 (0) ; |triple_selector_8b ; work ; +----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+ Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy. +-------------------------------------------------------------------------------+ ; Delay Chain Summary ; +------+----------+---------------+---------------+-----------------------+-----+ ; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; +------+----------+---------------+---------------+-----------------------+-----+ ; Y0 ; Output ; -- ; -- ; -- ; -- ; ; Y1 ; Output ; -- ; -- ; -- ; -- ; ; Y2 ; Output ; -- ; -- ; -- ; -- ; ; Y3 ; Output ; -- ; -- ; -- ; -- ; ; Y4 ; Output ; -- ; -- ; -- ; -- ; ; Y5 ; Output ; -- ; -- ; -- ; -- ; ; Y6 ; Output ; -- ; -- ; -- ; -- ; ; Y7 ; Output ; -- ; -- ; -- ; -- ; ; B0 ; Input ; 6 ; 6 ; -- ; -- ; ; A0 ; Input ; 6 ; 6 ; -- ; -- ; ; AY ; Input ; 6 ; 6 ; -- ; -- ; ; BY ; Input ; 6 ; 6 ; -- ; -- ; ; C0 ; Input ; 6 ; 6 ; -- ; -- ; ; CY ; Input ; 6 ; 6 ; -- ; -- ; ; A1 ; Input ; 6 ; 6 ; -- ; -- ; ; B1 ; Input ; 6 ; 6 ; -- ; -- ; ; C1 ; Input ; 6 ; 6 ; -- ; -- ; ; A2 ; Input ; 6 ; 6 ; -- ; -- ; ; B2 ; Input ; 6 ; 6 ; -- ; -- ; ; C2 ; Input ; 6 ; 6 ; -- ; -- ; ; A3 ; Input ; 0 ; 0 ; -- ; -- ; ; B3 ; Input ; 0 ; 0 ; -- ; -- ; ; C3 ; Input ; 0 ; 0 ; -- ; -- ; ; A4 ; Input ; 0 ; 0 ; -- ; -- ; ; B4 ; Input ; 6 ; 6 ; -- ; -- ; ; C4 ; Input ; 6 ; 6 ; -- ; -- ; ; A5 ; Input ; 6 ; 6 ; -- ; -- ; ; B5 ; Input ; 6 ; 6 ; -- ; -- ; ; C5 ; Input ; 6 ; 6 ; -- ; -- ; ; A6 ; Input ; 6 ; 6 ; -- ; -- ; ; B6 ; Input ; 6 ; 6 ; -- ; -- ; ; C6 ; Input ; 6 ; 6 ; -- ; -- ; ; A7 ; Input ; 6 ; 6 ; -- ; -- ; ; B7 ; Input ; 6 ; 6 ; -- ; -- ; ; C7 ; Input ; 6 ; 6 ; -- ; -- ; +------+----------+---------------+---------------+-----------------------+-----+ +---------------------------------------------------+ ; Pad To Core Delay Chain Fanout ; +---------------------+-------------------+---------+ ; Source Pin / Fanout ; Pad To Core Index ; Setting ; +---------------------+-------------------+---------+ ; B0 ; ; ; ; - inst3~0 ; 1 ; 6 ; ; A0 ; ; ; ; - inst3~0 ; 0 ; 6 ; ; AY ; ; ; ; - inst3~0 ; 0 ; 6 ; ; - inst7~0 ; 0 ; 6 ; ; - inst11~0 ; 0 ; 6 ; ; - inst15~0 ; 0 ; 6 ; ; - inst19~0 ; 0 ; 6 ; ; - inst23~0 ; 0 ; 6 ; ; - inst27~0 ; 0 ; 6 ; ; - inst31~0 ; 0 ; 6 ; ; BY ; ; ; ; - inst3~0 ; 1 ; 6 ; ; - inst7~0 ; 1 ; 6 ; ; - inst11~0 ; 1 ; 6 ; ; - inst15~0 ; 1 ; 6 ; ; - inst19~0 ; 1 ; 6 ; ; - inst23~0 ; 1 ; 6 ; ; - inst27~0 ; 1 ; 6 ; ; - inst31~0 ; 1 ; 6 ; ; C0 ; ; ; ; - inst3 ; 0 ; 6 ; ; CY ; ; ; ; - inst3 ; 1 ; 6 ; ; - inst7 ; 1 ; 6 ; ; - inst11 ; 1 ; 6 ; ; - inst15 ; 1 ; 6 ; ; - inst19 ; 1 ; 6 ; ; - inst23 ; 1 ; 6 ; ; - inst27 ; 1 ; 6 ; ; - inst31 ; 1 ; 6 ; ; A1 ; ; ; ; - inst7~0 ; 0 ; 6 ; ; B1 ; ; ; ; - inst7~0 ; 1 ; 6 ; ; C1 ; ; ; ; - inst7 ; 0 ; 6 ; ; A2 ; ; ; ; - inst11~0 ; 1 ; 6 ; ; B2 ; ; ; ; - inst11~0 ; 0 ; 6 ; ; C2 ; ; ; ; - inst11 ; 0 ; 6 ; ; A3 ; ; ; ; B3 ; ; ; ; C3 ; ; ; ; A4 ; ; ; ; B4 ; ; ; ; - inst19~0 ; 1 ; 6 ; ; C4 ; ; ; ; - inst19 ; 1 ; 6 ; ; A5 ; ; ; ; - inst23~0 ; 1 ; 6 ; ; B5 ; ; ; ; - inst23~0 ; 0 ; 6 ; ; C5 ; ; ; ; - inst23 ; 0 ; 6 ; ; A6 ; ; ; ; - inst27~0 ; 1 ; 6 ; ; B6 ; ; ; ; - inst27~0 ; 0 ; 6 ; ; C6 ; ; ; ; - inst27 ; 1 ; 6 ; ; A7 ; ; ; ; - inst31~0 ; 1 ; 6 ; ; B7 ; ; ; ; - inst31~0 ; 1 ; 6 ; ; C7 ; ; ; ; - inst31 ; 0 ; 6 ; +---------------------+-------------------+---------+ +---------------------------------+ ; Non-Global High Fan-Out Signals ; +----------+----------------------+ ; Name ; Fan-Out ; +----------+----------------------+ ; CY ; 8 ; ; BY ; 8 ; ; AY ; 8 ; ; C7 ; 1 ; ; B7 ; 1 ; ; A7 ; 1 ; ; C6 ; 1 ; ; B6 ; 1 ; ; A6 ; 1 ; ; C5 ; 1 ; ; B5 ; 1 ; ; A5 ; 1 ; ; C4 ; 1 ; ; B4 ; 1 ; ; A4 ; 1 ; ; C3 ; 1 ; ; B3 ; 1 ; ; A3 ; 1 ; ; C2 ; 1 ; ; B2 ; 1 ; ; A2 ; 1 ; ; C1 ; 1 ; ; B1 ; 1 ; ; A1 ; 1 ; ; C0 ; 1 ; ; A0 ; 1 ; ; B0 ; 1 ; ; inst31 ; 1 ; ; inst31~0 ; 1 ; ; inst27 ; 1 ; ; inst27~0 ; 1 ; ; inst23 ; 1 ; ; inst23~0 ; 1 ; ; inst19 ; 1 ; ; inst19~0 ; 1 ; ; inst15 ; 1 ; ; inst15~0 ; 1 ; ; inst11 ; 1 ; ; inst11~0 ; 1 ; ; inst7 ; 1 ; ; inst7~0 ; 1 ; ; inst3 ; 1 ; ; inst3~0 ; 1 ; +----------+----------------------+ +----------------------------------------------------+ ; Interconnect Usage Summary ; +----------------------------+-----------------------+ ; Interconnect Resource Type ; Usage ; +----------------------------+-----------------------+ ; Block interconnects ; 36 / 26,052 ( < 1 % ) ; ; C16 interconnects ; 1 / 1,156 ( < 1 % ) ; ; C4 interconnects ; 47 / 17,952 ( < 1 % ) ; ; Direct links ; 0 / 26,052 ( 0 % ) ; ; Global clocks ; 0 / 8 ( 0 % ) ; ; Local interconnects ; 8 / 8,256 ( < 1 % ) ; ; R24 interconnects ; 5 / 1,020 ( < 1 % ) ; ; R4 interconnects ; 28 / 22,440 ( < 1 % ) ; +----------------------------+-----------------------+ +---------------------------------------------------------------------------+ ; LAB Logic Elements ; +---------------------------------------------+-----------------------------+ ; Number of Logic Elements (Average = 16.00) ; Number of LABs (Total = 1) ; +---------------------------------------------+-----------------------------+ ; 1 ; 0 ; ; 2 ; 0 ; ; 3 ; 0 ; ; 4 ; 0 ; ; 5 ; 0 ; ; 6 ; 0 ; ; 7 ; 0 ; ; 8 ; 0 ; ; 9 ; 0 ; ; 10 ; 0 ; ; 11 ; 0 ; ; 12 ; 0 ; ; 13 ; 0 ; ; 14 ; 0 ; ; 15 ; 0 ; ; 16 ; 1 ; +---------------------------------------------+-----------------------------+ +----------------------------------------------------------------------------+ ; LAB Signals Sourced ; +----------------------------------------------+-----------------------------+ ; Number of Signals Sourced (Average = 16.00) ; Number of LABs (Total = 1) ; +----------------------------------------------+-----------------------------+ ; 0 ; 0 ; ; 1 ; 0 ; ; 2 ; 0 ; ; 3 ; 0 ; ; 4 ; 0 ; ; 5 ; 0 ; ; 6 ; 0 ; ; 7 ; 0 ; ; 8 ; 0 ; ; 9 ; 0 ; ; 10 ; 0 ; ; 11 ; 0 ; ; 12 ; 0 ; ; 13 ; 0 ; ; 14 ; 0 ; ; 15 ; 0 ; ; 16 ; 1 ; +----------------------------------------------+-----------------------------+ +-------------------------------------------------------------------------------+ ; LAB Signals Sourced Out ; +-------------------------------------------------+-----------------------------+ ; Number of Signals Sourced Out (Average = 8.00) ; Number of LABs (Total = 1) ; +-------------------------------------------------+-----------------------------+ ; 0 ; 0 ; ; 1 ; 0 ; ; 2 ; 0 ; ; 3 ; 0 ; ; 4 ; 0 ; ; 5 ; 0 ; ; 6 ; 0 ; ; 7 ; 0 ; ; 8 ; 1 ; +-------------------------------------------------+-----------------------------+ +----------------------------------------------------------------------------+ ; LAB Distinct Inputs ; +----------------------------------------------+-----------------------------+ ; Number of Distinct Inputs (Average = 27.00) ; Number of LABs (Total = 1) ; +----------------------------------------------+-----------------------------+ ; 0 ; 0 ; ; 1 ; 0 ; ; 2 ; 0 ; ; 3 ; 0 ; ; 4 ; 0 ; ; 5 ; 0 ; ; 6 ; 0 ; ; 7 ; 0 ; ; 8 ; 0 ; ; 9 ; 0 ; ; 10 ; 0 ; ; 11 ; 0 ; ; 12 ; 0 ; ; 13 ; 0 ; ; 14 ; 0 ; ; 15 ; 0 ; ; 16 ; 0 ; ; 17 ; 0 ; ; 18 ; 0 ; ; 19 ; 0 ; ; 20 ; 0 ; ; 21 ; 0 ; ; 22 ; 0 ; ; 23 ; 0 ; ; 24 ; 0 ; ; 25 ; 0 ; ; 26 ; 0 ; ; 27 ; 1 ; +----------------------------------------------+-----------------------------+ +-------------------------------------------------------------------------+ ; Fitter Device Options ; +----------------------------------------------+--------------------------+ ; Option ; Setting ; +----------------------------------------------+--------------------------+ ; Enable user-supplied start-up clock (CLKUSR) ; Off ; ; Enable device-wide reset (DEV_CLRn) ; Off ; ; Enable device-wide output enable (DEV_OE) ; Off ; ; Enable INIT_DONE output ; Off ; ; Configuration scheme ; Active Serial ; ; Error detection CRC ; Off ; ; nCEO ; As output driving ground ; ; ASDO,nCSO ; As input tri-stated ; ; Reserve all unused pins ; As output driving ground ; ; Base pin-out file on sameframe device ; Off ; +----------------------------------------------+--------------------------+ +------------------------------------+ ; Operating Settings and Conditions ; +---------------------------+--------+ ; Setting ; Value ; +---------------------------+--------+ ; Nominal Core Voltage ; 1.20 V ; ; Low Junction Temperature ; 0 °C ; ; High Junction Temperature ; 85 °C ; +---------------------------+--------+ +------------------------------------------------------------+ ; Estimated Delay Added for Hold Timing ; +-----------------+----------------------+-------------------+ ; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ; +-----------------+----------------------+-------------------+ +----------------------------+ ; Advanced Data - General ; +--------------------+-------+ ; Name ; Value ; +--------------------+-------+ ; Status Code ; 0 ; ; Desired User Slack ; 0 ; ; Fit Attempts ; 1 ; +--------------------+-------+ +-------------------------------------------------------------------------------+ ; Advanced Data - Placement Preparation ; +------------------------------------------------------------------+------------+ ; Name ; Value ; +------------------------------------------------------------------+------------+ ; Auto Fit Point 1 - Fit Attempt 1 ; ff ; ; Mid Wire Use - Fit Attempt 1 ; 0 ; ; Mid Slack - Fit Attempt 1 ; 2147483639 ; ; Internal Atom Count - Fit Attempt 1 ; 17 ; ; LE/ALM Count - Fit Attempt 1 ; 17 ; ; LAB Count - Fit Attempt 1 ; 2 ; ; Outputs per Lab - Fit Attempt 1 ; 4.000 ; ; Inputs per LAB - Fit Attempt 1 ; 13.500 ; ; Global Inputs per LAB - Fit Attempt 1 ; 0.000 ; ; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'non-global controls' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'non-global + aclr' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'global controls' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'aclr constraint' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'has placement constraint' - Fit Attempt 1 ; 0:2 ; ; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1 ; 0:1;1:1 ; ; LEs in Chains - Fit Attempt 1 ; 0 ; ; LEs in Long Chains - Fit Attempt 1 ; 0 ; ; LABs with Chains - Fit Attempt 1 ; 0 ; ; LABs with Multiple Chains - Fit Attempt 1 ; 0 ; ; Time - Fit Attempt 1 ; 0 ; +------------------------------------------------------------------+------------+ +--------------------------------------------------+ ; Advanced Data - Placement ; +-------------------------------------+------------+ ; Name ; Value ; +-------------------------------------+------------+ ; Auto Fit Point 2 - Fit Attempt 1 ; ff ; ; Auto Fit Point 5 - Fit Attempt 1 ; ff ; ; Mid Wire Use - Fit Attempt 1 ; 0 ; ; Mid Slack - Fit Attempt 1 ; 2147483639 ; ; Auto Fit Point 6 - Fit Attempt 1 ; ff ; ; Auto Fit Point 6 - Fit Attempt 1 ; ff ; ; Auto Fit Point 6 - Fit Attempt 1 ; ff ; ; Auto Fit Point 5 - Fit Attempt 1 ; ff ; ; Mid Wire Use - Fit Attempt 1 ; 0 ; ; Mid Slack - Fit Attempt 1 ; 2147483639 ; ; Auto Fit Point 6 - Fit Attempt 1 ; ff ; ; Auto Fit Point 6 - Fit Attempt 1 ; ff ; ; Auto Fit Point 6 - Fit Attempt 1 ; ff ; ; Late Wire Use - Fit Attempt 1 ; 0 ; ; Late Slack - Fit Attempt 1 ; 2147483639 ; ; Peak Regional Wire - Fit Attempt 1 ; 0.000 ; ; Auto Fit Point 7 - Fit Attempt 1 ; ff ; ; Time - Fit Attempt 1 ; 0 ; ; Time in tsm_tan.dll - Fit Attempt 1 ; 0.016 ; +-------------------------------------+------------+ +--------------------------------------------------+ ; Advanced Data - Routing ; +------------------------------------+-------------+ ; Name ; Value ; +------------------------------------+-------------+ ; Early Slack - Fit Attempt 1 ; 2147483639 ; ; Early Wire Use - Fit Attempt 1 ; 0 ; ; Peak Regional Wire - Fit Attempt 1 ; 1 ; ; Mid Slack - Fit Attempt 1 ; 2147483639 ; ; Late Slack - Fit Attempt 1 ; -2147483648 ; ; Late Wire Use - Fit Attempt 1 ; 0 ; ; Time - Fit Attempt 1 ; 0 ; +------------------------------------+-------------+ +-----------------+ ; Fitter Messages ; +-----------------+ Info: ******************************************************************* Info: Running Quartus II Fitter Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition Info: Processing started: Mon Mar 07 10:24:26 2022 Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off triple_selector_8b -c triple_selector_8b Info: Parallel compilation is enabled and will use 4 of the 4 processors detected Info: Selected device EP2C8Q208C8 for design "triple_selector_8b" Info: Low junction temperature is 0 degrees C Info: High junction temperature is 85 degrees C Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices Info: Device EP2C5Q208C8 is compatible Info: Device EP2C5Q208I8 is compatible Info: Device EP2C8Q208I8 is compatible Info: Fitter converted 3 user pins into dedicated programming pins Info: Pin ~ASDO~ is reserved at location 1 Info: Pin ~nCSO~ is reserved at location 2 Info: Pin ~LVDS54p/nCEO~ is reserved at location 108 Warning: No exact pin location assignment(s) for 35 pins of 35 total pins Info: Pin Y0 not assigned to an exact location on the device Info: Pin Y1 not assigned to an exact location on the device Info: Pin Y2 not assigned to an exact location on the device Info: Pin Y3 not assigned to an exact location on the device Info: Pin Y4 not assigned to an exact location on the device Info: Pin Y5 not assigned to an exact location on the device Info: Pin Y6 not assigned to an exact location on the device Info: Pin Y7 not assigned to an exact location on the device Info: Pin B0 not assigned to an exact location on the device Info: Pin A0 not assigned to an exact location on the device Info: Pin AY not assigned to an exact location on the device Info: Pin BY not assigned to an exact location on the device Info: Pin C0 not assigned to an exact location on the device Info: Pin CY not assigned to an exact location on the device Info: Pin A1 not assigned to an exact location on the device Info: Pin B1 not assigned to an exact location on the device Info: Pin C1 not assigned to an exact location on the device Info: Pin A2 not assigned to an exact location on the device Info: Pin B2 not assigned to an exact location on the device Info: Pin C2 not assigned to an exact location on the device Info: Pin A3 not assigned to an exact location on the device Info: Pin B3 not assigned to an exact location on the device Info: Pin C3 not assigned to an exact location on the device Info: Pin A4 not assigned to an exact location on the device Info: Pin B4 not assigned to an exact location on the device Info: Pin C4 not assigned to an exact location on the device Info: Pin A5 not assigned to an exact location on the device Info: Pin B5 not assigned to an exact location on the device Info: Pin C5 not assigned to an exact location on the device Info: Pin A6 not assigned to an exact location on the device Info: Pin B6 not assigned to an exact location on the device Info: Pin C6 not assigned to an exact location on the device Info: Pin A7 not assigned to an exact location on the device Info: Pin B7 not assigned to an exact location on the device Info: Pin C7 not assigned to an exact location on the device Info: Fitter is using the Classic Timing Analyzer Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time. Info: Starting register packing Info: Finished register packing Extra Info: No registers were packed into other blocks Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement Info: Number of I/O pins in group: 35 (unused VREF, 3.3V VCCIO, 27 input, 8 output, 0 bidirectional) Info: I/O standards used: 3.3-V LVTTL. Info: I/O bank details before I/O pin placement Info: Statistics of I/O banks Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used -- 30 pins available Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 35 pins available Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 34 pins available Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 36 pins available Info: Fitter preparation operations ending: elapsed time is 00:00:00 Info: Fitter placement preparation operations beginning Info: Fitter placement preparation operations ending: elapsed time is 00:00:00 Info: Fitter placement operations beginning Info: Fitter placement was successful Info: Fitter placement operations ending: elapsed time is 00:00:00 Info: Fitter routing operations beginning Info: Average interconnect usage is 0% of the available device resources Info: Peak interconnect usage is 0% of the available device resources in the region that extends from location X23_Y10 to location X34_Y19 Info: Fitter routing operations ending: elapsed time is 00:00:00 Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time. Info: Optimizations that may affect the design's routability were skipped Info: Optimizations that may affect the design's timing were skipped Info: Started post-fitting delay annotation Warning: Found 8 output pins without output pin load capacitance assignment Info: Pin "Y0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Y1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Y2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Y3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Y4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Y5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Y6" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Pin "Y7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis Info: Delay annotation completed successfully Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'. Info: Generated suppressed messages file D:/projects/quartus/triple_selector_8b/triple_selector_8b.fit.smsg Info: Quartus II Fitter was successful. 0 errors, 3 warnings Info: Peak virtual memory: 306 megabytes Info: Processing ended: Mon Mar 07 10:24:27 2022 Info: Elapsed time: 00:00:01 Info: Total CPU time (on all processors): 00:00:01 +----------------------------+ ; Fitter Suppressed Messages ; +----------------------------+ The suppressed messages can be found in D:/projects/quartus/triple_selector_8b/triple_selector_8b.fit.smsg.